PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-216994

(43)Date of publication of application: 09.09.1988

(51)Int.CI.

C25D 5/16 C25D 7/12

H01L 21/60

(21)Application number: 62-050366

(71)Applicant:

FUJITSU LTD

(22)Date of filing:

06.03.1987

(72)Inventor:


OMURO KATSUFUMI

(54) UNEVEN LEVEL PLATING METHOD

(57)Abstract:

PURPOSE: To attain uneven level plating without shorting lead wires or leaving a resist, by carrying out plating in two steps with a first resist and a second resist removable separately from the first resist.

CONSTITUTION: Base plating 13 is formed on the whole surface of a substrate 10 and a first resist pattern 14 having openings corresponding to first plating 11 and second plating 12 to be formed is formed on the plating 13 with a first resist [figure (a)]. A second resist pattern 15 having an opening corresponding to the plating 11 is formed with a second resist removable separately from the first resist [figure (b)]. After the Cr layer of the exposed part of the plating 13 is removed, plating 16 of thickness T1-T2 is formed [figure (c)]. Only the pattern 15 is selectively removed to expose the plating 13 at the second plating part [figure (d)]. The Cr layer of the exposed part of the plating 13 is removed by etching, plating 17 of thickness T2 is formed [figure (e)] and the pattern 14 is removed. The unnecessary part of the plating 13 is removed by ion milling [figure (f)] and desired uneven plating is obtd.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

① 特許出願公開

母 公 開 特 許 公 報 (A) 昭63-216994

⑤Int Cl.4

識別記号

庁内整理番号

磁公開 昭和63年(1988)9月9日

C 25 D 5/16 7/12 H 01 L 21/60 7325-4K

7325-4K 6918-5F

918-5F 審査請求 未請求 発明の数 1 (全4頁)

②発明の名称 段差メッキ方法

②特 頭 昭62-50366

②出 願 昭62(1987)3月6日

⑫発 明 者 大 室

克 文

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

②代理人 弁理士青木 朗 外3名

明 嬉 4

). 発明の名称

段差メッキ方法

2. 特許請求の範囲

- 1. 同一基板(10)上に厚さT. の第1のメッキ (11)と、該第1のメッキ(11)より薄い厚さT. の 第2のメッキ(12)を形成するメッキ法であって、
- a. 第1のメッキ(11)及び第2のメッキ(12)の メッキ予定部分を抜いた第1のレジストパターン (14)を第1のレジストで形成する工程、
- b. 上記レジストパターン(14)の上に、第1の メッキ(11)のメッキ予定部分を抜いた第2のレジ ストパターン(15)を前記第1のレジストに対して 選択除去できる第2のレジストで形成する工程、
- c. 上記第1のメッキ(11)予定部分に厚さT₁ - T₂のメッキ(16)を形成する工程、
- 4. 上記第2のレジストパターン(15)を除去したのち厚さT。のメッキ(17)を形成し、その後前記第1のレジストパターン(14)を除去する工程とを含んでなることを特徴とした段差メッキ法。

3. 発明の詳細な説明

(概 要)

設差メッキ法であって、厚さT、のメッキ及び 厚さT。の第2のメッキ予定部分を第1のレジストでパターン形成し、その上に厚さT。の第1のメッキ予定部分を削記第1のレジストに対し選択除去できる第2のレジストでパターン形成したのちT、一T。の厚さにメッキし、その後第2のレジストを除去し、さらに厚さT。のメッキを行なうことにより段差メッキを可能とする。

【産業上の利用分野】

本発明は半導体素子搭載用のフィルムキャリヤーに対応して半導体素子に形成する段差メッキに 関するものである。

以下半導体素子として磁気パブルメモリを例に とり説明する。従来の磁気パブルメモリでは 4 M ピットまでは外部に配線するために必要な端子部 分のみをメッキしていた。しかし記憶密度が増加 し1 5 Mビットになると高密度大容量化に伴う端 子敷の増加を抑えるためにメッキリード線を用いてチップ内配線を行ない、また高密度パッケージのためフィルムキャリヤーを使用するようになってきたため端子部以外のメッキも必要となってきた。このフィルムキャリヤーのインナーリードをチップにボンディングする場合、チップの端子のメッキ膜厚はボンディングの個類性の上から30μm 程度を必要としている。

〔従来の技術〕

従来のメッキプロセスは第3図a~cに示すように先ずa図の如くチップ1の上に下地メッキ2及びレジストパターン3を形成(図は近接した2本のリード線部分を示す)したのち、b図の如く厚さ30g。のメッキ4を行ない、その後c図の如くレジスト3及びメッキ下地2の不要部を除去している。

(発明が解決しようとする問題点)

上配従来のメッキプロセスでは、リード線に端

を前記第1のレジストに対して選択除去できる第 2のレジストで形成する工程、 c. 上記第1のメッキ11予定部分に厚さて、一下。のメッキ16 を形成する工程、 d. 上記第2のレジストパターン15を除去したのち厚さて。のメッキ17を形成し、その後前記第1のレジストパターン14を除去する工程とを含んでなることを特徴としている。

(作用)

第1のレジストと、該第1のレジストに対して 選択除去できる第2のレジストを用い、2段階の メッキを行なうことにより、厚さを必要とする部 分は厚く、ショート又はレジストの残りの生じ易 い部分は厚さの薄いメッキを行うことができ、ショート及びレジスト残りを防止することが可能と なる。

(実施例)

第1団は本発明の実施例を説明するための図で

子と同じ厚さの厚さ30μm のメッキを行なっているため、リード線間の間隔が狭い場合には第3図 c のようにリード線同士がショートしたり、リード線間にレジスト3aが残留したりする欠点があった。

本発明はこのような点にかんがみて創作された ものでリード線同士がショートしたり、レジスト が残留すること等がない段差メッキ法を提供する ことを目的としている。

(問題点を解決するための手段)

このため本発明においては、第1図に例示するように、同一基板10上に厚さて」の第1のメッキ11と、該第1のメッキ11より薄い厚さて。の第2のメッキ12を形成するメッキ法であって、a. 第1のメッキ11及び第2のメッキ12のメッキ予定部分を抜いた第1のレジストバターン14を第1のレジストで形成する工程、b. 上記レジストバターン14の上に、第1のメッキ11のメッキ予定部分を抜いた第2のレジストバターン15

あり、a~!はその工程を示す図である。

本実施例は端子部(パンプ)に厚さT. = 30 ## メッキした (第1のメッキと称す) とをリー ド線同士のショートをなくすためメッキリード線 部分を厚さT。 = 5 μ ■ 程度のメッキ (第 2 のメ ッキと称す)とした段差メッキ法であって、その 作製工程は、先ず第1図aに示すように基板10 の上に全面下地メッキ(TaNo/Au/Crの3層メッ キ)13を行ない、その上に第1のメッキ11及 び第2のメッキ12の形成予定部分を抜いた第1 のレジストパターン14を第1のレジストで形成 する。次に第1回トに示すように第1のメッキ11 予定部分のみを抜いた第2のレジストパターン15 を前記第1のレジストに対して選択除去できる第 2のレジストで形成する。次に第1図にに示すよ うに下地メッキ13の露出している部分のCェ 層 を除去した後、厚さT: - T: = 2 5 μm のメッ キ16を行なう。次に第1図4に示すように第2 のレジストパターン15のみを選択除去し第2の メッキ予定部分の下地メッキ13を露出させる。

特別昭63-216994(3)

次に第1図。に示すように露出した下地メッキ13のCr 層をエッチング除去したのち厚さT。 = 5 μα のメッキ17 (これは第2のメッキと同一)を形成する。最後に第1図1の如く第1のレジストパターン14を除去し、更にイオンミーリングにより下地メッキ13の不要部を除去するのである。

以上の本実施例によれば、ポンディングを行な う端子部には30μmの厚いメッキを形成し、ショートの恐れのあるリード線部には5μm 程度の 薄いメッキを形成することにより、リード線間の レジスト残り及びショートを防止することができる。

第2図は本発明を磁気パブルメモリに用いた例を示したもので、パンプ20からのメッキリード線21の間隔が狭い場合に、パンプ20には厚さ30μm、メッキリード線21には厚さ5μmを メッキしてショートの防止を行なったものである。

なお前記の第1のレジスト及び該第1のレジス トに対し選択除去できる第2のレジストとしては、 例えば第1のレジストにはアセトン等の有機溶剤 には溶けないネガ型レジスト(例えば酸素プラズ マで除去できる東京応化KKの商品名OMR)を、 第2のレジストにはアセトン等の有機溶剤で除去 できるポジ型レジスト(例えば米国シブレ社の商 品名ONPR)を用いることができる。

(発明の効果)

以上述べてきたように、本発明によれば、選択 除去できる2つのレジストを用いることにより段 差メッキを容易に行なうことができ、それにより 近接したメッキリード線間のショートやレジスト 残りを防止でき、実用的には極めて有用である。


4. 図面の簡単な説明

第1図は本発明の実施例を説明するための図、 第2図は本発明を磁気パブルメモリに用いた例 を示した図、

第3図は従来のメッキプロセスを示す図である。 第1図において、

10は基板、

- 11は第1のメッキ、
- 12は第2のメッキ、
- 13は下地メッキ、
- 14は第1のレジストパターン、
- 15は第2のレジストパターン、
- 16は厚さ.T, -T, のメッキ、
- 17は厚さT。のメッキである。



本発明を磁気パブルメモリに用いた例を示す図

第 2 図

20 ··· パンプ 21 ··· メッキリード線

特 許 出 顧 人 富 士 遺 株 式 会 社 特許出願代理人


 弁理士
 有
 木
 朗


 弁理士
 西
 館
 和
 之

 弁理士
 内
 田
 幸
 男

 弁理士
 山
 口
 昭
 之

特開昭63~216994 (4)





従来のメッキプロセスを示す図

第 3 図

チップ
 下地メッキ
 レジストパターン
 厚さ304mのメッキ